

パワーモジュールのインダクタンス成分を低減する配線実装技術

中津 欣也^{***}, 宮崎 英樹^{***}, 齋藤 隆一^{***}, 大貫 仁^{**}

A Wiring Implementation Technology to Reduce the Inductance of the Power Module

Kinya NAKATSU^{***}, Hideki MIYAZAKI^{***}, Ryuichi SAITO^{***}, and Jin OHNUKI^{**}

* 株式会社日立製作所日立研究所 (〒 319-1292 茨城県日立市大みか町 7-1-1)

** 茨城大学大学院理工学研究科物質科学科 (〒 316-8511 茨城県日立市中成沢町 4-12-1)

*** 株式会社日立オートモティブシステムズパワートレイン&電子事業部 (〒 312-8503 茨城県ひたちなか市高場 2520 番地)

*Hitachi Research Labs., Hitachi, Ltd. (7-1-1, Omika-cho, Hitachi-shi, Ibaraki 319-1292)

** Materials Science and Engineering, Ibaraki University (4-12-1, Nakanarusawa-cho, Hitachi-shi, Ibaraki 316-8511)

*** Power Train Division, Hitachi Automotive Systems, Ltd. (2520, Takaba, Hitachinaka-shi, Ibaraki 312-8503)

概要 近年、小型化が進むインバータでは、高速なパワー半導体を駆動する際に急峻な電流変化が生じても耐圧破壊の原因となるサージ電圧を抑制することが求められている。サージ電圧の低減には、キャパシタやパワーモジュールの配線インダクタンスの低減が必要となる。筆者らは、パワーモジュールの金属放熱板に対して内部の配線パターンをループ状とすることで渦電流を放熱板に効率良く誘導し、渦電流の磁束により配線が作る磁束を打消すことでインダクタンス成分を低減する配線実装技術を開発した。試作パワーモジュールを用いた実測によりインダクタンス成分の低減効果を検証し、電流の周波数が1 MHzで約0.11倍に低減できることを確認した。

Abstract

Recent advances in downsizing inverters have made it necessary to reduce the surge voltage which can cause trouble in a high-speed power semiconductor that generates a square-wave electric current. Reduction of the wiring inductance between the capacitor and the power module was necessary to reduce the surge voltage. We developed a low-inductance layout technique where an eddy current flows through the cooling plate efficiently using a loop layout for the wiring of the power module. The magnetic flux of the eddy current reduces the wiring inductance by countering the magnetic flux of the wiring. We confirmed that approximately 0.11 times at 1 MHz of the square-wave electric current could reduce the wiring inductance of the trial manufacture power module.

Key Words: Inverter, Power Module, Parasitic Inductance, Eddy Current, Wiring