## ベアチップ内蔵プリント配線板の信頼性に及ぼす配線板構造の影響

見山 克己\*, 高橋 寿文\*\*, 岩田 智行\*\*\*, 田中 大之\*\*\*\*

## Influence of Substrate Structure on Reliability of Bare Die Embedding Substrate

Katsumi MIYAMA\*, Hisafumi TAKAHASHI\*\*, Tomoyuki IWATA\*\*\*, and Hiroyuki TANAKA\*\*\*\*

- \*北海道工業大学創生工学部機械システム工学科(〒006-8585 北海道札幌市手稲区前田7条15丁目4-1)
- \*\* 株式会社 ISS 北海道(〒001-0012 北海道札幌市北区北12条西3丁目1-15)
- \*\*\*株式会社電通国際情報サービス(〒108-0075 東京都港区港南2-17-1)
- \*\*\*\*地方独立行政法人北海道立総合研究機構工業試験場(〒060-0819 北海道札幌市北区北19条西11丁目)
- \*Hokkaido Institute of Technology (7-15 Maeda, Teine-ku, Sapporo-shi, Hokkaido 006-8585)
- \*\* ISS Hokkaido Inc. (1-15 Kita12 Nishi3, Kita-ku, Sapporo-shi, Hokkaido 001-0012)
- \*\*\*Information Services International-Dentsu, Ltd. (2-17-1 Konan, Minato-ku, Tokyo 108-0075)
- \*\*\*\* Hokkaido Research Organization (Kita19 Nishi11, Kita-ku, Sapporo-shi, Hokkaido 060-0819)

概要 部品内蔵プリント配線板において、その主目的である基板面積縮小のためには占有面積の大きい能動部品を埋め込むことが有効である。この際に配線板薄板化のためにはベアチップの採用が望ましく、必然的にフリップチップ実装となる。この場合、ベアチップと配線板内層との間にアンダーフィル樹脂を充填することになるが、TEGチップを用いた評価の結果、配線板構造・導体パターン・ベアチップサイズによってはリフロー後にチップ下での剥離を生じる場合があることがわかった。この現象について熱変形解析を実施するとともに実際の熱変形挙動を測定し、弾性解析の範囲でも故障を予測できる可能性が示唆された。加えて、導体パターンを適正化することにより、配線板の熱変形量抑制が可能であることを見いだした。

## **Abstract**

Embedding active device technology is a very effective means of downsizing printed wiring boards, because of its large occupied area. Since a bare die is preferred in order to achieve a thin substrate, the flip chip mounting technique is inevitably used. In this case, resin is used to under-fill the gap between the bare die and the inner layer of substrate. In our evaluation using TEG chips, delamination at this part was found depending on the substrate structure, conductive pattern, and bare die size. Regarding these phenomena, thermal deformation analyses and actual deformation measurements were performed, and these results suggested the possibility of failure prediction even by elastic analysis. In addition, we found that thermal deformation could be reduced by adjusting the copper conductive pattern.

**Key Words:** Device Embedded Substrate, Flip Chip Bonding, Delamination, Thermal Deformation Analysis, Moire Method