

実装応力に起因する半導体デバイスの電気特性変動シミュレーション： デバイス内部の応力分布の影響評価

吉田 圭佑*, 小金丸 正明**, 池田 徹*, 宮崎 則幸*, 友景 肇***

Device Simulation of Packaging-Stress Effects of Semiconductor Devices: Evaluation of the Impact of Stress Distribution in the Devices

Keisuke YOSIDA*, Masaaki KOGANEMARU**, Toru IKEDA*, Noriyuki MIYAZAKI*, and Hajime TOMOKAGE***

* 京都大学大学院工学研究科 (〒606-8501 京都府京都市左京区吉田本町)

** 福岡県工業技術センター機械電子研究所 (〒807-0831 福岡県北九州市八幡西区則松3-6-1)

*** 福岡大学工学部電子情報工学科 (〒814-0180 福岡県福岡市城南区七隈8-19-1)

*Department of Mechanical Engineering and Science, Graduate School of Engineering, Kyoto University (Yoshida-Honmachi, Sakyo-ku, Kyoto-shi, Kyoto 606-8501)

**Mechanics & Electronics Research Institute, Fukuoka Industrial Technology Center (3-6-1 Norimatsu, Yahatanishi-ku, Kitakyushu-shi, Fukuoka 807-0831)

***Department of Electronics Engineering and Computer Science, Fukuoka University (8-19-1 Nanakuma, Jonan-ku, Fukuoka-shi, Fukuoka 814-0180)

概要 実装応力に起因した半導体デバイスの電気特性変動について、応力効果を考慮したデバイスシミュレーションによる評価を行った。その際、ゲート長さが異なる3種類（ゲート長さ：24 μm , 0.8 μm , 85 nm）のnMOSFETに対して、デバイス内部の微細構造に起因する応力分布の影響を考慮した。DC特性値の変動をシミュレーションした結果、デバイス内部の応力分布を考慮した場合の変動率の方が、公称応力値（チップ表面の応力値）に対する変動率よりも小さくなった。デバイスの微細構造に起因するチャンネル領域の残留応力が、デバイスの電気特性に有意な影響を及ぼすことを示した。

Abstract

Packaging-induced variations on the electrical characteristics of semiconductor devices were evaluated using a device simulation. The electrical characteristics of nMOSFETs with 24 μm , 0.8 μm and 85 nm gate lengths were simulated, and the effects of the stress distribution generated by the microstructures of the devices were evaluated in this simulation. The results show that, under the nominal stress, the variations in the DC characteristics were similar between all of the nMOSFET types. On the other hand, the variations in DC characteristics under the stress distribution obtained by a FEA were smaller than those under the nominal stress. The device simulation results demonstrated that the stress distribution induced by the microstructure of the device affected the electrical characteristics of the devices.

Key Words: *Drift-Diffusion Device Simulation, nMOSFET, Residual Stress, Finite Element Analysis, Electron Mobility*