積層フリップチップ実装構造の残留応力低減構造に関する研究

上田 啓貴*,佐々木 拓也*,三浦 英生**

Structural Design of Three-dimensionally Stacked Silicon Chips Mounted by Flip Chip Technology for Minimizing Their Residual Stress

Nobuki UETA*, Takuya SASAKI* and Hideo MIURA**

- * 東北大学大学院工学研究科ナノメカニクス専攻(〒980-8579 宮城県仙台市青葉区荒巻青葉6-6-11)
- ** 東北大学大学院工学研究科エネルギー安全科学国際研究センター(〒980-8579 宮城県仙台市青葉区荒巻青葉6-6-11)
- *Department of Nanomechanics, Graduate School of Engineering, Tohoku University (6-6-11 Aoba, Aramaki, Aoba-ku, Sendai-shi, Miyagi 980-8579)
- **Fracture and Reliability Research Institute, Tohoku University (6-6-11 Aoba, Aramaki, Aoba-ku, Sendai-shi, Miyagi 980-8579)

概要 メモリスタック構造に代表される同位相バンプ積層構造においては、バンプ間のチップ残留応力が数百 MPa にも達する場合があり、チップ内あるいは積層チップ間でデバイス特性分布が生じることが懸念されている。そこで、応力振幅約 $30\,MPa$ 以下に抑制し、積層チップ間の応力分布の相違もほぼ $0\,MPa$ にできる構造を提案した。バンプと Via の接続構造において、千鳥配線構造が局所残留応力を低減するうえで有効であることを示し、さらに、低弾性率の緩和材料をバンプ直下に形成することも、局所残留応力の発生を抑制するうえで有効であることを示した。以上の結果から、今後の高信頼・高性能 LSI の 実現には、残留応力を低減する最適構造設計が重要であることを明らかにした。

Abstract

The residual stress in LSI chips mounted in synchronous stacked bump structures such as stacked memory structures varies drastically depending on their bump joint structures. It sometimes reaches a few hundred MPa and deteriorates their functions and the reliability of products. Thus, a new bump joint structure is proposed for minimizing the residual stress considering the relative positions between bumps and vias using a finite element analysis. The amplitude of the residual stress in each stacked chip in the optimum stacked structure can be decreased to less than 30 MPa and the difference of the residual stress between the stacked chips to nearly 0 MPa. The alternative alignment structure between bumps and vias is effective for minimizing the local residual stress in a chip. Introducing a stress-relaxation layer under the bump using a material with a low elastic modulus is also effective for minimizing the local residual stress. Therefore, it is important to optimize the assembly structure of the three-dimensionally stacked LSI chips in order to minimize the residual stress.

Key Words: Three-dimensionally Stacked Structure, Flip Chip Structure, Residual Stress, Reliability, Structural Design