交流電界印加時の電流テストによる CMOS LSI のリード浮き検出のための印加交流電圧

高木 正夫*, 橋爪 正樹**, 一宮 正博**, 四柳 浩之**

Applied AC Voltage for Detecting Open Leads of CMOS LSI by Monitoring Supply Current under AC Electric Field

Masao TAKAGI*, Masaki HASHIZUME**, Masahiro ICHIMIYA** and Hiroyuki YOTSUYANAGI**

- *詫間電波工業高等専門学校電子工学科(〒769-1192 香川県三豊市詫間町香田551)
- **徳島大学大学院ソシオテクノサイエンス研究部(〒770-8506 徳島県徳島市南常三島町2-1)
- *Department of Electronic Engineering, Takuma National College of Technology (551 Koda, Takumacho, Mitoyo-shi, Kagawa 769-1192)
- **Institute of Technology and Science, The University of Tokushima (2-1 Minamijosanjimacho, Tokushima-shi, Tokushima 770-8506)

概要 プリント配線板上に実装された CMOS 論理 IC のリード浮きを、検査対象リードの上部とプリント配線板の下に検査時にのみ設置した電極間に交流電圧を加え、発生する交流電界で現れる電源電流異常で検出する検査法が提案済みである。しかし、その電極に印加する交流電圧の大きさが何によって決まるのか明らかにされていない。そこで、われわれは CMOS LSIのリード浮き検出を可能にする交流電圧の大きさを実験により調査した。本論文ではその電圧の大きさは検査対象 LSIのパッケージの形状、論理しきい値電圧、使用するプリント配線板に依存すること、ならびにリード浮き発生信号線への出力論理値に依存する場合があることを示す。

Abstract

We have proposed a supply current test method for detecting open leads in CMOS ICs. The method is based on the supply current of a circuit made of CMOS ICs, which flows when an AC electric field is supplied from outside the ICs. The electric field is generated by providing AC voltage between electrodes which are placed over the targeted leads and under a targeted PCB. In this paper, we experimentally examine how large an amplitude of AC voltage should be provided between the electrodes to detect open leads in the CPLD LSIs of PLCC, QFP and TQFP packages. The results reveal that the amplitude of the AC voltage needed to enable open leads detection depends on the shape of the package and the logic threshold voltage of the targeted ICs and printed circuit boards used. Also, they show that in some LSIs the required amplitude depends on the output logic level to an open lead.

Key Words: Open Lead, CMOS LSI, Supply Current Test, Electric Field