社団法人エレクトロニクス実装学会

｜Home｜Sitemap｜Contact｜

行事案内/今後の行事/2011サマーセミナー

(社)エレクトロニクス実装学会　2011サマーセミナー
「低コストで高性能なシステムの実現を目指す！
チップ・パッケージ・ボードの協調設計」

　本年も恒例のサマーセミナーを開催いたします。
　今年のテーマは「低コストで高性能なシステムの実現を目指す！チップ・パッケージ・ボードの協調設計」です。従来の設計思想では、チップ、パッケージの動作マージンを確保した上で、ボード設計に対して、電圧変動幅やスキューの規定を行うという手法が一般的でした。しかし、システムの高速高周波化、低電圧化に伴って、動作マージンが減少し、チップ・パッケージ・ボードの一貫した評価・解析によりマージンをそれぞれに最適に分配する手法が提案されています。また、過剰なマージンを避けることは、システムのコストダウンを実現することにもなります。そこで、今年のセミナーでは「チップ・パッケージ・ボードの協調設計」を取り上げ、チップ・パッケージ・ボードのそれぞれの設計に役立つ評価・解析技術や、設計に必要なノウハウを第一線で活躍している方々を講師としてお招きし、伝授して頂きます。他では聴けない盛りだくさんの話題を用意しました。皆様奮ってご参加下さい。

日　時：

2011年8月30日（火）10:00-17:15 (受付9:30より)

場　所：

芝浦工業大学豊洲キャンパス　交流棟４０２
東京都江東区豊洲3-7-5
案内図　http://www.shibaura-it.ac.jp/about/campus_toyosu.html
地下鉄有楽町線豊洲駅1aまたは3番出口から徒歩7分
JR京葉線越中島駅2番出口から徒歩15分

参加費：

正会員8,000円、賛助会員10,000円、学生会員5,000円、シニア会員5,000円、非会員15,000円（予稿集(CD)代、消費税込み）
※クーポン利用可（対象：賛助会員）

定　員：

200名(定員になり次第締め切ります。)

申込み：

申込書に必要事項を記入のうえ、事務局宛にFAX(03-5310-2011)でお送り下さい。
または、下記の内容をＥメール（sum-semi2011@jiep.or.jp）でお送りください。
受付後、参加票と請求書をお送りいたします。8月16日までにお申込み頂いた方には予稿集（CD）を事前に配布（郵送）致します。8月17日以降のお申込みの場合は、当日会場受付での配布となります。なお、今回は当日の冊子予稿集の販売は致しません。

------------------------------------------------------
JIEPサマーセミナー2011[2011年8月30日(火)]参加申込書
FAX:03-5310-2011
sum-semi2011@jiep.or.jp

氏　　名　　　　　　　　　　　

所　　属（部課名までご記入ください）


住　　所　(〒　　　　　　　)


電　　話

F　A　X

Ｅメール

会員区分
　[　]正 会 員(No.　　　　　　　　　　　),
　[　]シニア会員(No.　　　　　　　　　　), 
　[　]学生会員(No.　　　　　　　　　　　),
　[　]賛助会員(No.　　　　　　　　　　　),
　[　]一般
⇒[　]クーポン利用
　　　（当日、クーポン券を受付にお渡しください。）

交 流 会　[　]参加 (無料)　　[　]不参加
（参加希望者数によって開催しない場合がございます。）
------------------------------------------------------

主　催：

社団法人エレクトロニクス実装学会電磁特性技術委員会
本サマーセミナーに関するお問い合わせは下記にお願い致します。
（社）エレクトロニクス実装学会　事務局　サマーセミナー係
〒167-0072　東京都杉並区西荻北 3-12-2
Tel: 03-5310-2010 Fax: 03-5310-2011
Fax、Eメールでのご連絡が無理な方はお手数ですがTelでご連絡下さい。

プログラム：

10:00-10:05	イントロダクション王　建青（電磁特性技術委員会委員長、名古屋工業大学）
10:05-11:05	①パワーインテグリティの様々な側面と協調設計　須藤俊夫（芝浦工業大学）パワーインテグリティは、遡ると1990年代の同時スイッチングノイズの問題から、基板共振、電源インピーダンスなど様々な側面で議論されていますが、全貌を把握し、相互の関連を理解するのは難しい。ここではパワーインテグリティの課題を振り返り、最近の協調設計の考え方を議論します。
11:05-12:05	②トータルコストを低減する協調設計　佐々木英樹（ルネサスエレクトロニクス）エレクトロニクス産業では、原材料価格の上昇にもかかわらず、製品販売価格の下落が止まっていません。グローバル競争下での新興メーカの台頭によって、この傾向は益々加速されていくと予想します。このような環境下で、半導体メーカが担う重要な役割の一つである、最終製品のトータルコスト削減のための協調設計について、特に、高速IFとリファレンスデザインに焦点を当てて紹介します。
12:05-13:05	昼休み
13:05-14:05	③チップパワーモデルを用いたシミュレーションと実測事例　金子俊之（トッパンNECサーキットソリューションズ）チップパワーモデル（CPM）を用いることで、チップ内部の電源等価回路モデル、および、パッケージ、ボードの等価回路モデルを接続することで電源インピーダンスの実測結果と比較をした事例について御紹介すると伴に、チップ内部の電流源モデルを用いたEMIシミュレーションと実測比較事例について御紹介します。
14:05-15:05	④パワーインテグリティのチップ・パッケージ・ボード相互設計手法　岡野資睦（東芝）回路の高速化、大電流・低電圧化、小型・軽量化、高品質・低コスト化など設計難易度が高まっており、それらを背景にチップ・パッケージ・ボードの相互設計の必要性が高まっています。本発表では、チップ・パッケージ・ボードをそれぞれ設計していく上で、どのように協調設計すべきかパワーインテグリティをモチーフに当社が取り組む手法を紹介します。
15:05-15:15	休憩
15:15-16:15	⑤ＬＳＩの電源電流の解析　柿本哲也（ヤマハ）電子基板設計に携わる者であれば、ほとんどの人が、LSIの「貫通電流」や「パスコンの働き、挙動」など、普通に（定性的に）知っていると思われますが、では、定量的な感覚、値ごろ感は持っているだろうか? どれくらいの電流が流れて、どれくらい電圧レベルが振れて、等々、恐らく、定量的イメージまで持っている人はほとんどいないと思われます。また、よく言われている、互換チップでの放射特性の違いなど、ホントにあるのか？どのくらいあるのか？今回、これらを確認、検証する為、汎用ロジック8bitバッファLVC245で汎用TEGを作成して、信号測定、電波測定とシミュレーションを行い、それら詳細に考えてみます。
16:15-17:15	⑥低ノイズ実装を考慮した電源設計　矢口貴宏（NEC情報システムズ）昨年のサマーセミナーでは、面電源と線電源のＥＭＩ特性を実測やシミュレーションで比較評価した結果線電源の方が有利であることを報告しました。しかし、その評価は、電源配線に対するパスコン位置やスナバ回路の定数など特定の条件で行われました。そこで本報告では、パスコンやスナバ回路など設計条件を広げての評価を行った結果を報告すると伴に、低ノイズとなる電源系の設計方法について紹介します。
17:30-	技術交流会(参加希望者数によって開催しない場合がございます。)
	(講演順が変更されました。) ※当日，時間などが変更される場合があります。ご了承下さい。